문서의 임의 삭제는 제재 대상으로, 문서를 삭제하려면 삭제 토론을 진행해야 합니다. 문서 보기문서 삭제토론 인텔 샌디브릿지 마이크로아키텍처 (문단 편집) ==== 변경점 ==== [[파일:sandybridge-24.png]] * 코어 레벨 (웨스트미어 대비) * 프론트 엔드 * 분기 예측기 재설계 * Macro-fusion 개선[* 기존 Core, Nehalem에서는 Jcc 명령어와 CMP, TEST 명령어를 융합 가능했는데, Sandy Bridge에서는 이에 더해 ADD, SUB, AND, INC, DEC 명령어를 추가로 지원한다.] * 마이크로옵(μOP) 캐시 추가 * Zeroing idioms[* {{{xor eax, eax}}} 등과 같이 레지스터를 0으로 설정하는 명령어들을 의미한다.] 최적화 * 백 엔드 * 물리 레지스터 파일(PRF) 구조 도입 * 재정렬 버퍼(Reorder Buffer, ROB)가 128 엔트리 → 168 엔트리로 확장 * 통합 스케줄러가 36 엔트리 → 54 엔트리로 확장 * 실행 엔진 * AVX 지원 * 로드/스토어 포트 구성이 로드×1 + 스토어×1에서 로드/스토어×2로 변경 * 로드 처리량 2배 향상 (사이클당 1 → 2) * ADC(Add with Carry) 처리량이 2배로 증가 * 메모리 서브 시스템 * 로드 및 스토어 장치 (Load-Store Unit, LSU) * 로드 버퍼가 48 엔트리 → 64 엔트리로 증가 * 스토어 버퍼가 32 엔트리 → 36 엔트리로 증가저장 버튼을 클릭하면 당신이 기여한 내용을 CC-BY-NC-SA 2.0 KR으로 배포하고,기여한 문서에 대한 하이퍼링크나 URL을 이용하여 저작자 표시를 하는 것으로 충분하다는 데 동의하는 것입니다.이 동의는 철회할 수 없습니다.캡챠저장미리보기